Achtung:

Sie haben Javascript deaktiviert!
Sie haben versucht eine Funktion zu nutzen, die nur mit Javascript möglich ist. Um sämtliche Funktionalitäten unserer Internetseite zu nutzen, aktivieren Sie bitte Javascript in Ihrem Browser.

Analyse eines geteilten X-Canceling MISRs für Faster-than-At-Speed-Test (FAST)

Studierender: Sunil Kumar Veerappa
Zu Beginn eines Lebenszyklus treten vermehrt Fehler in Mikrochips auf. Ein Indikator für diese frühzeitigen Systemausfälle (engl.: early life failure, ELFs) sind kleine Verzögerungsfehler (engl.: small delay fault, SDFs). Je nach Größe der Verzögerungen sind diese SDFs nicht zum nominalen Abtastzeitpunkt zu erkennen. Diese Fehler werden versteckte kleine Verzögerungsfehler (engl.: hidden delay fault, HDFs) genannt. Um HDFs zu erkennen, kann der zu testende Mikrochip übertaktet werden. So ist es möglich HDFs zu erkennen, allerdings müssen Ausgänge, die sich zu diesem Zeitpunkt noch nicht stabilisiert haben, als unbekannt angenommen werden. Diese unekannten Werte werden auch X-Werte genannt.
Um festzustellen ob ein Mikrochip fehlerfrei arbeitet werden die Testantworten des Chips mit Hilfe einer externen automatische Testeinrichtung (engl.: automatic test equipment, ATE) ausgewertet oder bei einem Selbsttest (engl.: built-in self-test, BIST) mit auf dem Chip gespeicherten korrekten Testantworten verglichen. Hierzu werden Kompaktierungsverfahren eingesetzt, um die benötigte Datenmenge zu reduzieren. Bekannte Kompaktierungsverfahren wie z. B. das sogenannte X-Canceling MISR können nur eine feste Anzahl von X-Werten verarbeiten. Daher ist es notwendig neue Kompaktierungsverfahren zu entwickeln, um den steigenden Anforderungen durch einen Faster-than-At-Speed Test (FAST) gerecht zu werden.

Aufgabenstellung:

In dieser Arbeit soll versucht werden, das lokale Auftreten von X-Werten auszunutzen. Hierzu soll die Aufteilung eines X-Canceling MISRs in mehrere X-Canceling MISR auf Hinblick der Reduktion der X-Rate und der Fehlerabdeckung untersucht werden. Außerdem soll der Hardwareaufwand im Vergleich zu gebräuchlichen Kompaktierungsverfahren untersucht werden.

Teilaspekte:

  • Einarbeitung in den Stand der Technik von X-toleranten Kompaktierungsverfahren
  • Implementierung und Entwurf eines X-toleranten Kompaktierungsverfahrens für einen FAST
  • Evaluierung des Verfahrens durch Simulationen

Voraussetzungen:

  • Interesse an der Mitarbeit an einem aktuellen Forschungsthema
  • Interesse an Testverfahren von hochintegrierten Schaltungen
  • Grundlegende Kenntnisse in Programmiersprachen, wie C, C++ und Java
  • Interesse an Kompaktierungsverfahren

zurück

offene Abschlussarbeiten
  • Zurzeit gibt es keine ausgeschriebenen Abschlussarbeiten. Bitte wenden Sie sich an unsere Mitarbeiter, wenn Sie interesse an einer Abschlussarbeit haben!
Gruppenleitung

Sybille Hellebrand

Datentechnik

Leiterin der Arbeitsgruppe

Prof.
Telefon:
(+49) 5251 60-4259
Fax:
(+49) 5251 60-4221
Büro:
P1.6.08.1 (Karte)

zur Person

Die Universität der Informationsgesellschaft