Achtung:

Sie haben Javascript deaktiviert!
Sie haben versucht eine Funktion zu nutzen, die nur mit Javascript möglich ist. Um sämtliche Funktionalitäten unserer Internetseite zu nutzen, aktivieren Sie bitte Javascript in Ihrem Browser.

FPGA-Board

Die Arbeitsgruppe Datentechnik arbeitet schwerpunktmäßig an Methoden und Werkzeugen zur Unterstützung von Test und Diagnose integrierter Systeme sowie an Verfahren für den fehlertoleranten Entwurf und den Nachweis von Fehlertoleranzeigenschaften. Bei heutigen "Nanochips" führen extreme Parameterschwankungen und eine erhöhte Störanfälligkeit gegenüber äußeren Störeinflüssen dazu, dass der Anteil der korrekten Chips an allen gefertigten Chips (Ausbeute) kontinuierlich abnimmt. Um diese Entwicklung abzumindern, werden einerseits innovative integrierte Diagnoseverfahren benötigt, die möglichst schnell Produktionsprobleme identifizieren können. Andererseits muss ein robuster Chipentwurf Defekte und Störungen in gewissem Umfang tolerieren können. Dadurch ergeben sich aber wieder besondere Herausforderungen an die Testverfahren, die zum Aussortieren nicht funktionsfähiger Chips benötigt werden.

Neue Stellenausschreibung Wissenschaftliche Mitarbeiterin / Wissenschaftlichen Mitarbeiter

Das Fachgebiet Datentechnik sucht ab sofort Verstärkung für unser Team von wissenschaftlichen Mitarbeitern/Mitarbeiterinnen! Nähere Informationen finden Sie hier.

 

Workshop-Beitrag akzeptiert

Veröffentlicht von Matthias Kampmann (matkam) am 17.9.2018
Startseite >>

Matthias Kampmann und Sybille Hellebrand haben erfolgreich den Beitrag Optimized Constraints for Scan-Chain Insertion for Faster-than-at-Speed Test beim IEEE "Workshop on RTL and High-Level Testing" (WRTLT) eingereicht. Matthias Kampmann wird im Oktober den Vortrag in China halten.

Abstract:
Hidden small delay defects hint to early life failures, which are reliability threats. Detection of these defects is possible with Faster–than–at-Speed Test (FAST), however, FAST is challenging for test response compaction as it results in high and varying rates of unknown logic values. Therefore, the Design-for-FAST approach supports X-tolerant compaction by designing scan-chains specifically tailored to FAST, such that large numbers of X-values are clustered in only few scan-chains. Yet, while the state-of-the-art SFF clustering approach provides efficient X-masking capabilities, the fault efficiency might be compromised in extreme cases, as it does not pay respect to fault information.
Therefore, this paper presents a new SFF clustering technique based on simulated annealing, including an enhanced X-profile calculation. Results indicate, that the proposed method provides better fault efficiency than previous clustering approaches at comparable or even superior X-reduction capabilities.

Zuletzt geändert am: 17.9.2018 um 15:38

Zurück zur Übersicht
offene Abschlussarbeiten
  • Zurzeit gibt es keine ausgeschriebenen Abschlussarbeiten. Bitte wenden Sie sich an unsere Mitarbeiter, wenn Sie interesse an einer Abschlussarbeit haben!
Gruppenleitung

Sybille Hellebrand

Datentechnik

Leiterin der Arbeitsgruppe

Prof.
Telefon:
(+49) 5251 60-4259
Fax:
(+49) 5251 60-4221
Büro:
P1.6.08.1 (Karte)

zur Person

Die Universität der Informationsgesellschaft